Architektura procesoru RISC

Architektura RISC je počítač s omezenou sadou instrukcí. Jedná se o typ mikroprocesorové architektuře, která využívá pouze malou sadu instrukcí optimalizovaných rozdíl predshestuvuyuschih typu architektury s rozšířenou sadu algoritmických dat. Termín RISC vytvořil David Patterson z projektu Berkeley RISC.

Definice

Počítač s omezenou sadu příkazů - zařízení, jehož instrukční sady architektury (ISA) je sada atributů, která mu umožňuje mít nižší počet cyklů za jednu instrukci (CPI), tím složitější příkaz set k počítači (CVIS). Obecný pojem RISC je pojem počítače, který obsahuje malou sadu jednoduchých a obecných algoritmů, ale ne rozšířenou sadu komplexních a specializovaných sekvencí. Dalším obvyklým rysem RISC je architektura zatížení / úložiště, kde přístup k paměti je možný pouze přes specifické pokyny.

Historie a vývoj

První projekty RISC pocházejí od IBM, Stanford a UC-Berkeley v 70. a 80. letech. XX století. IBM 801, Stanford MIPS a Berkeley RISC I a II byly vyvinuty s podobnou filozofií, která se stala známou jako RISC. Některé konstrukční prvky byly charakteristické pro většinu procesorů RISC:

• Doba provedení jednoho cyklu: procesory mají CPI - čas pro provedení instrukcí jednoho cyklu. Důvodem je optimalizace každého příkazu na CPU.
• Pipelining: Technický algoritmus, který umožňuje současné provedení částí nebo kroků pokynů pro efektivnější zpracování pokynů.
• Velký seznam registrů: filozofie návrhu RISC obvykle obsahuje více registrů, které zabraňují nadměrnému počtu interakcí s pamětí.

Ačkoli řada počítačů v šedesátých a sedmdesátých létech byla předchůdci modelu RISC, moderní koncepce se datuje do 80. let. Zejména dva projekty v Stanfordu a Kalifornské univerzitě tuto koncepční myšlenku zmenšují. Stanford MIPS se stane komerčně úspěšným modelem, zatímco univerzita v Berkeley uvedla název celého konceptu, komerčně využívaného jako SPARC. Dalším úspěchem této doby byla úsilí společnosti IBM, která nakonec vedla k architektuře Power. S rozvojem těchto oblastí na konci roku 1980. A to zejména v časných 1990s. Vzkvétalo mnoho takových projektů, které jsou hlavní silou na trhu Unix, a vložené procesory v laserových tiskáren, routerů a podobných výrobků .

Výhody a nevýhody architektury RISC

Nejjednodušší způsob, jak studovat výhody a zranitelnosti architektury RISC, je porovnat ji s předchozí architekturou CISC. Hlavním cílem architektury CISC je dokončit úkol s menším počtem montážních linek. Toho je dosaženo vytvořením procesorového zařízení, které dokáže pochopit a provést řadu operací. Pro tento konkrétní úkol je procesor CISC vydán se specifickou instrukcí (MULT). Když je příkaz spuštěn, načte dvě hodnoty do samostatných registrů, násobí operandy v prováděcím modulu a pak uloží výrobek do odpovídajícího registru. Celý úkol vynásobení dvou čísel lze tedy doplnit jednou instrukcí: MULT 2: 3, 5: 2. Architektura CISC a RISC - předchozí a následné architektonické řešení.

MULT je to, co je známé jako "složitá instrukce". Příkaz pracuje přímo na paměťových místech počítače a nevyžaduje, aby programátor explicitně zavolal jakékoliv zatížení nebo uložil funkce. Je to velmi podobné příkazu v jazyce vyšší úrovně. Například pokud to předpokládáme a představuje hodnotu 2: 3 a b představuje hodnotu 5: 2, pak je tento příkaz shodný s výrazem C a = a * b.

Jednou z hlavních výhod tohoto systému je to, že překladač musí vykonat minimální práci, aby překládal znění vysokého jazyka do sestavy. Vzhledem k tomu, že délka kódu je poměrně krátká, je pro uložení instrukcí nutná velmi málo paměti RAM. V porovnávací analýze architektury CISC a RISC procesorů je kladen důraz na implementaci komplexních instrukcí přímo v hardwaru.

Přístup RISC

Procesory RISC používají pouze základní instrukce, které jsou prováděny v jednom cyklu hodin. Tak, jak je popsáno výše MULT instrukce může být rozděleno do tří samostatných příkazů: zatížení, která se pohybuje data z paměti do registru bankovní PROD, což je produkt dvou operandů nacházejících se v registrech, a uložit, která se pohybuje data z registru do paměťové banky. Pro provedení přesné řady kroků popsaných v přístupu CISC programátor bude muset kódovat čtyři montážní linky:

LOAD A, 2: 3.
LOAD B, 5: 2.
PROD A, B.
STORE 2: 3, A.

Zpočátku se může zdát mnohem méně efektivní způsob dokončení operace, protože existuje více řádků kódu a více paměti RAM je nutné ukládat instrukce na úrovni sestavy. Kompilátor musí také udělat více práce, aby převedl znění jazyka nejvyšší úrovně do kódu tohoto formuláře.

Srovnání CISC a RISC

Níže jsou uvedeny srovnávací údaje architektury CISC a RISC:

CISC:

• Zaměřte se na hardware.
• Zahrnuje mnoho hodin složitých instrukcí.
• Malé kódy, vysoké cykly za sekundu.
• Tranzistory používaly k ukládání složitých instrukcí.

RISC:

• Důraz na software.
• Krátký příkaz, který nevyžaduje spoustu času.
• Nízké cykly za sekundu, velké kódy.
• Vydělává více tranzistorů na paměťových registrech.

Strategie RISC přináší některé velmi důležité výhody. Vzhledem k tomu, že každý příkaz vyžaduje pouze jeden cyklus hodin, celý program běží zhruba stejným časovým obdobím jako příkaz vícenásobného válce MULT. Tyto "omezené instrukce" RISC vyžadují méně tranzistorů hardwarového prostoru než složité instrukce, což ponechává více prostoru pro společné registry. Protože jsou všechny pokyny prováděny současně (například jeden cyklus hodin), je možné provést pipeline.

Charakteristika procesu

Oddělení pokynů LOAD a STORE skutečně snižuje množství práce, kterou musí počítač provádět. Po provedení příkazu MULT ve stylu CISC procesor automaticky vymaže registry. Pokud má být některý z operandů použit pro jiný výpočet, musí procesor znovu načíst data z paměťové banky do registru. V operačním systému RISC bude operand zůstat v registru, dokud na něj nebude vložena jiná hodnota.

Přístup CISC se snaží minimalizovat počet instrukcí pro každý program a obětovat počet smyček na jednu instrukci. RISC naopak snižuje počet cyklů v důsledku pokynů pro každý program.

Obtíže s komerční implementací

Navzdory výhodám zpracování založenému na RISC, desetiletí prošla předtím, než byly komerčně požadovány RISK čipy. V mnoha ohledech to bylo kvůli nedostatku softwarové podpory.

Ačkoli linka Power Macintosh společnosti Apple, která používala čipy založené na protokolech RISC a Windows NT, je kompatibilní s protokolem RISC, Windows 3.1 a Windows 95 byly vyvinuty s procesory CISC. Mnoho společností nechtělo riskovat vznikající technologii RISC. Bez komerčního zájmu vývojáři zpracovatelů nemohli vyrábět čipy RISC v dostatečně velkém objemu, aby konkurenceschopní cenu.

Další vážnou překážkou byla přítomnost společnosti Intel. Navzdory skutečnosti, že se jejich čipy CISC stávaly čím dál těžkopádnějšími a obtížněji se rozvíjely, měla společnost Intel prostředky pro vývoj výkonných procesorů. I když čipy RISC mohly překonat úsilí společnosti Intel v určitých oblastech, nebyly rozdíly dostatečně velké, aby přesvědčily zákazníky, aby změnili technologii.

Obecná výhoda RISC

Dnes Intel x86 je jediný čip, který uchovává architekturu CISC. To je především důsledkem pokroku v jiných oblastech výpočetní techniky. Cena RAM prudce klesla. V roce 1977 stojí 1 MB DRAM asi 5 000 dolarů. Do roku 1994 stojí stejné množství paměti pouze 6 dolarů (včetně inflace). Kompilátorová technologie se také stala složitějším, takže použití RISC RAM a zaměřování se na software se stalo ideálním.

Filozofie sady instrukcí

Chybné pochopení definice RISK je myšlenka, že postupy jsou vyloučeny, což vede k redukovanému souboru algoritmů. V průběhu let se postupy RISC zvyšují a nyní mnohé z nich mají širší rozsah funkcí než procesor CISC.

Termín „redukovanou řadu postupů“ se rozumí popis k tomu, že množství práce provedené každé instrukce, se sníží (ne více než jedna paměťová cyklu) ve srovnání s CISC složitých postupů, které vyžadují několik desítek cyklů k provedení jednoho příkazu. Architektura RISC má obvykle samostatné I / O algoritmy a manipulaci s daty.

Formát pokynů

Většina instrukce jsou RISC architektury s pevnou délkou (typicky 32 bitů), a jednoduché kódování, což značně zjednodušuje výběr, dekódování a výstupní logiky. Jedna z nevýhod 32bitový instrukční kód je snížit hustotu, což je nepříznivý faktor pro vestavěných počítačových stanic a serverů. Architektury RISC byly původně navrženy pro údržbu. Chcete-li tento problém vyřešit pár architektur, jako ARM, Power ISA, MIPS, RISC-V a Adipteva Epiphany, mají volitelnou zkratku instrukce nebo formát kompresní funkce instrukce. SH5 také postupuje podle tohoto schématu, ačkoli se vyvinulo v opačném směru, přidávalo delší multimediální instrukce k původnímu 16bitovému kódování.

Použití zařízení

Pro každou danou úroveň celkového výkonu má čip RISC typicky mnohem méně tranzistorů určených pro základní logiku, což původně umožnilo návrhářům zvýšit velikost registrů a vnitřní paralelismus.

Další funkce, které se běžně nacházejí v architekturách RISC, jsou:

• Průměrná výkonnost procesoru se blíží jedné instrukci za jeden cyklus.
• Jednoduchý formát instrukce - jedno slovo s operačním kódem se používá ve stejných pozicích pro snadnější dekódování.
• Veškeré obecně použitelné registry mohou být použity jako zdroj / cíl ve všech instrukcích, což zjednodušuje vývoj kompilátoru (registry s plovoucí destičkou jsou často uloženy samostatně).
• Jednoduché režimy s komplexním adresováním prováděné sekvencemi příkazů.
• Několik typů dat v hardware (např. Řetězec byte nebo BCD).

V konstruktech RISC je zastoupen také model Harvardovy paměti, kde jsou příkazy a data koncepčně odděleny. To znamená, že změna paměti, ve které je kód uložen, nemůže ovlivnit pokyny provedené procesorem (protože procesor má samostatnou instrukci a mezipaměť dat), dokud nebude vydána zvláštní instrukce pro synchronizaci. Na druhou stranu umožňuje současný přístup do vyrovnávacích pamětí, což často zlepšuje výkon.

Vlastnosti architektury RISC

V počáteční fázi vývoje počítačového průmyslu probíhala programování montážní jazyk nebo strojového kódu, což povzbudilo používání silných a snadno použitelných instrukcí.Proto se vývojáři CPU pokoušeli navrhnout algoritmy, které dokáží vykonat co nejvíce práce.S příchodem vyšších jazyků začali architekti vytvářet speciální pokyny pro přímou implementaci některých centrálních mechanismů.Druhým společným cílem bylo poskytnout všechny možné způsoby adresování pro každý algoritmus, známý jako ortogonálnost, s cílem usnadnit implementaci překladače.

Přístup v době, kdy byla skutečnost, že návrh hardwaru byl zralejší než překladačů, takže samo o sobě je také důvod pro zavedení funkčnosti v hardwaru nebo mikrokód, a to nejen v omezeném kompilátoru paměti a (nebo generovaného kódu).Po příchodu RISC se tento přístup stal známý jako komplexní výpočet instrukční sady nebo CISC.

Procesory měly relativně málo registrů z několika důvodů:

• Velký počet registrů znamená delší ukládání a obnovu obsahu na zásobníku stroje a vyžaduje velké množství příkazových bitů jako kvalifikátorů, což znamená méně hustého kódu.
• Registry CPU jsou dražší než externí paměťové buňky.
• Omezování desek plošných spojů nebo integrovaných obvodů.

Praktická aplikace

Architektura procesoru RISC se nyní používá na široké škále platforem: od smartphonů a tablet PC až po nejvýkonnější superpočítače, jako je počítač K (vůdce seznamu 500 nejlepších v roce 2011).

Počátkem 21. století byla většina nízkoprofilových a mobilních systémů založena na architektuře RISC. Příklady:

• Architektura ARM dominuje na trhu s nízkopříkonovými a levnými vestavěnými systémy (200-1800 MHz v roce 2014). Používá se v řadě systémů Android, Apple iPhone a iPad, Microsoft Windows Phone (dříve Windows Mobile), zařízení RIM (topic.risc.architecture), Nintendo Game Boy Advance, DS / 3DS a Switch.
• MIPS linka (v určitém okamžiku používané v mnoha počítačích SGI), a nyní - v PlayStation, PlayStation 2, Nintendo 64 (ipb.risc.arhitektura) herní konzole PlayStation Portable a brány pro prostory, jako je Linksys WRT54G.
• Hitachi SuperH, používaný v produktech Sega Super 32X, Saturn a Dreamcast (viewtopic.php.risc.architecture), je nyní vyvinut a prodáván společností Renesas jako SH4.
• Atmel AVR se používá v různých produktových řadách: od přenosných ovladačů Xbox až po automobily BMW.
• RISC-V (vbulletin.risc.arhitektura), pátý Berkeley RISC ISA open source, 32-bit adresní prostor, malý základní soubor instrukcí celočíselných, experimentální „stlačený» ISA pro hustotu kódu a je navržen pro standardní a speciálními nástavbami.
• Pracovní stanice, servery a superpočítače.
• MIPS (powered.by.smf.risc.architecture), Silicon Graphics (v roce 2006 přestalo vytvářet systémy založené na MIPS).
• SPARC, Oracle (dříve Sun Microsystems) a Fujitsu (phorum.risc.architecture).
• Architektura IBM Power Architecture, která se používá ve většině superpočítačů IBM, průměrných serverů na úrovni a terminálových stanic.
• PA-RISC Hewlett-Packard (phpbb.risc.architecture), nazývaný také HP-PA (ukončen na konci roku 2008).
• Alpha, použitý v jednopokojové počítače, pracovních stanic, serverů a superpočítačů od společností Digital Equipment Corporation, Compaq a HP (ukončeno od roku 2007).
• RISC-V (powered.by.phpbb.risc.arhitektura), pátý Berkeley RISC ISA, open-source, s adresovým prostorem 64 nebo 128 bitů a celé jádro prodloužena s plovoucí desetinnou čárkou a zpracování vektor atomizaci a určené pro Rozšíření s pokyny pro sítě, I / O, zpracování dat. 64-bitový superskalární design Rocket je k dispozici ke stažení.

Srovnání s dalšími architekturami

Některé procesory byly navrženy speciálně s velmi malou sadu instrukcí, ale tyto struktury jsou podstatně odlišné od klasických RISC architektuře, tak dostali další data, jako například minimální sadu příkazů (MISC) nebo dopravy iniciované architektury (TTA).

Architektury RISC měly tradičně malý úspěch na trhu desktopových a komoditních serverů, kde platformy založené na architektuře x86 zůstávají dominantní procesorovou architekturou. To se však může změnit, protože procesory založené na architektuře ARM jsou vyvinuty pro systémy s vyššími výkony. Výrobci, včetně Cavium, AMD a Qualcomm, jsou propuštěni serverových procesorů založené na ARM architektuře. Společnost ARM také spolupracovala s Crayem v roce 2017, aby vytvořila superpočítač založený na ARM architektuře. Vedoucí společnost v oblasti výpočetní techniky Microsoft oznámila, že v rámci partnerství s firmou Qualcomm v roce 2017 se plánuje podpora počítačové verze systému Windows 10 na zařízeních založených na Qualcomm Snapdragonu. Tato zařízení budou podporovat software Win32 založený na x86 pomocí emulátoru procesoru x86.

Nicméně, kromě arény desktopů, ARM RISC architektura je široce používána v chytrých telefonech, tabletách a mnoha formách vestavěných zařízení. Také procesor Intel Pentium Pro (P6) využívá vnitřní jádro procesoru RISC.

Zatímco počáteční vývoj architektury RISC procesoru je výrazně odlišná od inovativních CISC projektů, které v roce 2000 nejvíce vysoce výkonné procesory RISC v sestavě je téměř neliší od většiny vysoce výkonné procesory CISC linky.